数字集成电路按其内部有源器件的不同可以分为两大类：一类为双极型晶体管集成电路(TTL电路);另一类为单极型集成电路(MOS管组成的电路)。

　　CT74S肖特基系列TTL与非门的电路组成如图2-19(a)所示，它由输入级、中间级、输出级3个部分组成。

　　输入级：由多发射极管VT1和电阻R1组成，多发射极管的3个发射结为3个PN结。其作用是对输入变量A、B、C实现逻辑与，所以它相当于一个与门。

　　中间级：由VT2、R2和VT6、RB、RC组成，VT2集电极和发射极同时输出两个逻辑电平相反的信号，用以驱动VT3和VT5。

　　输出级：由VT3、VT4、VT5和R4、R5组成，它采用了达林顿结构，VT3和VT4组成复合管降低了输出高电平时的输出电阻，提高了带负载能力。

　　对图2-19所示电路，如果高电平用1表示，低电平用0表示，则可列出图2-19所示的线所示。

　　集电极开路与非门也叫 OC 门，能使门电路输出的电压高于电路的高电平电压值，且门电路的输出端可以并联以实现逻辑与功能，即线与(一般的TTL门电路不能线与)。

　　OC门的电路如图2-20(a)所示，逻辑符号如图2-20(b)所示，逻辑表达式为：

　　与或非门电路如图2-23(a)所示，逻辑符号如图2-23(b)所示，逻辑表达式为：

　　三态输出门是指不仅可输出高电平、低电平两个状态，而且还可输出高阻状态的门电路，如图2-24所示，

　　和 TTL 数字集成电路相比，CMOS 电路的突出特点是微功耗、高抗干扰能力。

　　如图2-26所示，两个串联的增强型NMOS管VTN1和VTN2为驱动管，两个并联的增强型PMOS管VTP1和VTP2为负载管，组成CMOS与非门，逻辑表达式为：

　　如图2-27所示，两个并联的增强型NMOS管VTN1和VTN2为驱动管，两个串联的增强型PMOS管VTP1和VTP2为负载管，组成CMOS或非门，逻辑表达式为：

　　将两个参数对称一致的增强型NMOS管VTN和PMOS管VTP并联可构成CMOS传输门，电路和逻辑符号如图2-28所示。

　　图 2-29(a)所示为低电平控制的三态门输出，图 2-29(b)为逻辑符号。

　　余承东全员信：2025年鸿蒙生态要压强投入 10万个应用是未来一年关键目标

　　4纳米芯片在美量产，台媒：台积电正“去台化”，许多决定已非台湾所能左右

　　Google、三星、Arm和开放媒体联盟联手打造Eclipsa Audio，重新定义音频体验

　　Ceva嵌入式人工智能NPU在AIoT和MCU市场势如破竹赢得多个客户设计，并得到增强的AI Software Studio支持

　　是德科技推出设计紧凑的、适用于软件定义汽车的汽车网络测试解决方案，扩展Novus产品组合